

Álgebra de Boole

Minterminos $\rightarrow$ combinación de entrada que pone a 1 la salida

Maxiterminos $\rightarrow$ pone la salida a 0

Axioma 1

Los operadores lógicos "+" y "." son conmutativos

$$\forall a, b \in B \Rightarrow \begin{cases} a+b = b+a \\ a \cdot b = b \cdot a \end{cases}$$

conjunto $B = \{a, b, c, \dots\}$ de variables lógicas o binarias

Axioma 2

Existen elementos neutros "0" y "1" que verifican:

$$\forall a \in B \Rightarrow \begin{cases} a+0 = a \\ a \cdot 1 = a \end{cases}$$

Axioma 3

Se verifica la propiedad distributiva (factor común)

$$\forall a, b, c \in B \Rightarrow \begin{cases} a+(b \cdot c) = (a+b) \cdot (a+c) \\ a \cdot (b+c) = (a \cdot b) + (a \cdot c) \end{cases}$$

Axioma 4

Leg del complementario

$$\forall a \in B \exists \bar{a} \in B \quad / \quad \begin{cases} a + \bar{a} = 1 \\ a \cdot \bar{a} = 0 \end{cases}$$

Teoremas derivados de los axiomas

Teorema de la idempotencia $\leftarrow$ mismo resultado sin importar el n° de veces que se realice la operación.

$$\forall a \in B \Rightarrow \begin{cases} a \cdot a \cdot a \cdot \dots = a \\ a + a + a + \dots = a \end{cases}$$

Teorema de los elementos dominantes

$$\forall a \in B \Rightarrow \begin{cases} a+1 = 1 \\ a \cdot 0 = 0 \end{cases}$$

Teorema de absorción

$$\forall a, b \in B \Rightarrow \begin{cases} a+(a \cdot b) = a \\ a \cdot (a+b) = a \\ a+(\bar{a} \cdot b) = a+b \\ a \cdot (\bar{a}+b) = a \cdot b \end{cases} \quad \left. \begin{matrix} \\ \\ \\ \end{matrix} \right\} \text{absorción parcial}$$

Teorema asociativo

$$\forall a, b, c \in B \Rightarrow \begin{cases} a+(b+c) = (a+b)+c \\ a \cdot (b \cdot c) = (a \cdot b) \cdot c \end{cases}$$

Teorema de la involución (doble negación)

$$\forall a \in B \Rightarrow \bar{\bar{a}} = a$$



Leges de Morgan

$$\forall a, b, c, \dots \in B \Rightarrow \begin{cases} \overline{a+b+c+\dots} = \bar{a} \cdot \bar{b} \cdot \bar{c} \cdot \dots \\ \overline{a \cdot b \cdot c \cdot \dots} = \bar{a} + \bar{b} + \bar{c} + \dots \end{cases}$$

Mapas de Karnaugh

Solución a la problemática de la simplificación al existir más de dos términos adyacentes en una expresión algebraica.

Construcción de los mapas

1. Determinar adyacencias entre los minterms de la función
2. Matriz con tantas celdas como minterms tenga la función, consideramos adyacencias verticales y horizontales por los laterales de las celdas.   Tanto por fuera de la matriz contando que conecta por el otro lado, como por dentro de la matriz.
3. Asignamos los minterms a las celdas de la tabla ampliando todas las condiciones de adyacencia
4. Determinamos las coordenadas del mapa (posición de las variables)

ab \ cd	00	01	11	10
00	0	1	3	2
01	4	5	7	6
11	12	13	15	14
10	8	9	11	10

Puertas

OR $\Rightarrow F = A + B$

NOT $\Rightarrow F = \bar{A}$

NOR $\Rightarrow F = \overline{A + B}$

XOR $\Rightarrow F = A \oplus B = \bar{A} \cdot B + A \cdot \bar{B}$

XNOR $\Rightarrow F = A \odot B = \bar{A} \cdot \bar{B} + A \cdot B$


AND $\Rightarrow F = A \cdot B$

NAND $\Rightarrow F = \overline{A \cdot B}$

Puertas asociativas

Forman un conjunto completo por sí solas se puede implementar cualquier circuito lógico haciendo uso exclusivo de ellas.

Sumador total



$$S = c \oplus b \oplus a$$

$$Cout = ba + ac + cb$$


Si $Cin = 0 \rightarrow Cout = b \cdot a$

Si $Cin = 1 \rightarrow Cout = b + a$

Si $Cin \neq b \rightarrow S = \bar{a}$

Forma un conjunto completo

Extrapolable a cualquiera de las variables de entrada del ST.



MUX 2 canales

$$Z = \bar{S}_0 \cdot D_0 + S_0 \cdot D_1$$

Enable actúa como latch (cerrojo)

$$E(S_0 D_0 + S_0 D_1)$$

Group Strobe (salida de validación de grupo)

Se activa cuando el circuito entrega una combinación válida

Riesgos en circuitos combinatoriales

Cuando una entrada cambia pueden aparecer estados transitorios no deseados:

Hazard estático-1 → la salida debería permanecer en 1 pero momentáneamente pasa a 0.

Hazard estático-0 → la salida debería permanecer en 0 pero momentáneamente pasa a 1.

Hazard dinámico → cuando la salida debe cambiar (de 1 a 0 o de 0 a 1) y oscila varias veces antes de estabilizarse.

En general, un hazard ocurre cuando dos términos productos (en una implementación suma de productos) que deberían mantener la salida, durante la salida no se solapan temporalmente. Esto sucede porque un término cambia antes que el otro.

La presencia de los riesgos estáticos depende de la estructura lógica, son un "error de simplificación".

La solución más sencilla es añadir términos redundantes que cubran los pares adyacentes de 1s (ó 0s) que no están cubiertos por un mismo término producto

cd \ ob	00	01	11	10
00			1	
01			1	1
11	1	1	1	1
10	1	1	1	

cd \ ob	00	01	11	10
00			1	
01			1	1
11	1	1	1	1
10	1	1	1	

Solución:
añadir redundancia

el riesgo ocurre cuando $bcd = 110$ y a cambia estático-1

R-S NOR
tabla de transiciones simp.

R^t	S^t	Q^{t+1}
0	0	Q^t
0	1	1
1	0	0
1	1	N.P.

R-S NAND

R^t	S^t	Q^{t+1}
0	0	N.P.
0	1	0
1	0	1
1	1	Q^t

J-K

J^t	K^t	Q^{t+1}
0	0	Q^t
0	1	0
1	0	1
1	1	$\bar{Q}^t$

tabla de excitación

$Q^t \rightarrow Q^{t+1}$	$R^t S^t$
0 $\rightarrow$ 0	X 0
0 $\rightarrow$ 1	0 1
1 $\rightarrow$ 0	1 0
1 $\rightarrow$ 1	0 X

$$Q^{t+1} = \bar{R}^t \cdot Q^t + S^t$$

condición RS = 0

$Q^t \rightarrow Q^{t+1}$	$R^t S^t$
0 $\rightarrow$ 0	X 1
0 $\rightarrow$ 1	1 0
1 $\rightarrow$ 0	0 1
1 $\rightarrow$ 1	1 X

$$Q^{t+1} = \bar{S}^t + R^t \cdot Q^t$$

$Q^t \rightarrow Q^{t+1}$	$J^t K^t$
0 $\rightarrow$ 0	0 X
0 $\rightarrow$ 1	1 X
1 $\rightarrow$ 0	X 1
1 $\rightarrow$ 1	X 0

$$Q^{t+1} = J^t \cdot \bar{Q}^t + \bar{K}^t \cdot Q^t$$

T (trigger)

tabla de transiciones simp.

T^t	Q^{t+1}
0	Q^t
1	$\bar{Q}^t$

D (delay)

D^t	Q^{t+1}
0	0
1	1

Preset y Clear

PC	Q^{t+1}
00	N.P.
01	1
10	0
11	Q^t

tabla de excitación


$Q^t \rightarrow Q^{t+1}$	T^t
0 $\rightarrow$ 0	0
0 $\rightarrow$ 1	1
1 $\rightarrow$ 0	1
1 $\rightarrow$ 1	0

$$Q^{t+1} = T^t \oplus Q^t$$




$Q^t \rightarrow Q^{t+1}$	D^t
0 $\rightarrow$ 0	0
0 $\rightarrow$ 1	1
1 $\rightarrow$ 0	0
1 $\rightarrow$ 1	1

$$Q^{t+1} = D^t$$


UP



DOWN



$$Z_{MXOR} = \bar{S}_0 D_0 + S_0 \bar{D}_0$$



PROM

PAL

PLA


GAL

OLMC

Circuitos Digitales Reconfigurables
CDRs ~~PLDs~~

GIM (Global Interconnect Matrix)

PIM (Programmable Interconnect Matrix)



Connect Block (CB) conecta el bloque lógico (CLB) con los canales,
el Switch Box (SB) conecta canales entre sí

PSM (Programmable Switch Matrix)



PIP (Programmable Interconnect Point)

PLDs ← Estructura interna matricial

SPLDs {
PROM (Programmable Read Only Memory) ← OR array programmable
PAL (Programmable Array Logic) ← AND array programmable
PLA (Programmable Logic Array) ← AND y OR array programmable
PLS (Programmable Logic Sequencer)
GAL (Generic Array Logic) ← AND array REprogrammable (EEPROM)

APLD { SPLDs + OLMC + {
- FF
- Multiplexores
- triestado
- inversión
- selección combinatorial o registrada

no segmentada ← una sola PIM (asignación variable)
segmentada



redirección a generadores
Shared Product Terms → SPT
Shared Sum Terms → SST
Distribute Sum Terms → DST
Expanded NO-Y, nand → ENY

CPLD